PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-035837

(43)Date of publication of application: 06.02.1990

(51)Int.CI.

H04L 7/00 H04L 12/28

H04L 12/66 H04L 13/08

(21)Application number: 63-184637

(71)Applicant:

MITSUBISHI ELECTRIC CORP

My Madicion

(22)Date of filing:

26.07.1988

(72)Inventor:


NAGASE HIRAAKI

(54) INTER-NETWORK CONNECTING DEVICE

(57) Abstract:

PURPOSE: To minimize the capacity of a buffer memory and to improve the accuracy by controlling a clock difference between a first clock and a second clock based on the accumulating quantity of data at a buffer memory and transmitting data to a second synchronizing network.

CONSTITUTION: A data accumulating quantity detecting circuit 9 monitors the data accumulating quantity of a buffer memory 5 by writing reading address information ADR, and at the time of exceeding a certain set range, outputs a transmission speed control signal CS to a speed converting multiplexing part 61, a transmission speed control circuit 63 and a network clock frequency- dividing PLL circuit 64. The speed converting multiplexing part 61 controls the number of the bits of data based on the transmission speed control signal CS. As the result, when the speed of a clock CLKC of a synchronization network B is larger than the speed of a clock CLKA of a synchronization network A, the data accumulating quantity of the buffer memory 5 is gradually reduced. Thereafter, when the data accumulating quantity is reduced from a certain set range, the network clock frequency-dividing PLL circuit 64 controls the speed of the clock CLKC of the synchronization network B and a network transmitter 6A returns to a condition B of a speed control.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

This Page Blank (uspto)

⑫公開特許公報(A) 平2-35837

@Int. Cl. 3

識別記号

庁内整理番号

❸公開 平成2年(1990)2月6日

H 04 L 7/00 12/66 13/08

Α 6914-5K

7240-5K 7928-5K 7830-5K

H 04 L 11/00 11/20

3 1 0

審査請求 未請求 請求項の数 1 (全5頁)

会発明の名称

網間接続装置

②特 昭63-184637 颞

突出 昭63(1988)7月26日

冗発 瀬 亚 明 兵庫県尼崎市塚口本町8丁目1番1号 三菱電機株式会社

通信機製作所內

创出 頸 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

倒代 理 弁理士 曾我 道照 外 4 名

Bost Available Comm

恕

1. 発明の名称

網間接続装置

2. 特許額求の範囲

第1の同期調からデータを受信する調受信器、 上記第1の同期網の第1のクロックにより上記網 受信器から上記データを入力し第2の同期欄の第 2のクロックにより上記データを出力するバッファ メモリ、このバッファメモリにおける上記データ の蓄積量を検出するデータ蓄積量検出回路、及び 上記データの蓄積量に基づいて上記第1のクロッ クと第2のクロックとのクロック差を制御し上記 第2の同期網へ上記データを送信する網送信器を 備えたことを特徴とする網周接続装置、

3. 発明の詳細な説明

[産業上の利用分野]

この発明は、デジタル多重化装置に使用され 2 つの周期期を接続する期間接続装置に関するもの である.

特に、網面接続装置の速度制御に関するもので

ある.

[従来の技術]

従来例の構成を第4図を参照しながら説明する。 第4図は、従来の期間接続装置を示すブロック図 である.

第4回において、(1)は網終端装置であって、 この従来例では桐受信器(2)及び網送信器(3)か ら構成されている。

また、(4)は猟終端装置であって、この従来例 では網終端装置(1)の網受信器(2)に接続された バッファメモリ(5)、このパッファメモリ(5)に 接続された網送信器(6)、網終端装置(1)の網送 信器(3)に接続されたバッファメモリ(7)及びこ のバッファメモリ(7)に接続された朝受信器(8) から構成されている。

第5回は、従来の期間接続装置を使用した周期 類 A、 B の接続状態を示す概略図である。

第5図において、(9)は同期網Aを介して網終 塩装置(1)に接続された網終端装置、(10)はこの 網終端装置(9)に接続された端末装置、(11)は同 期期 B を介して網終端装置 (4)に接続された網終 端装置、 (12)はこの網終端装置 (11)に接続された 端末装置である。

つぎに、上述した従来例の動作を説明する。

解終端装置(1)の钢受信器(2)は、同期初Aからデータを受信する。受信されたデータDTA1は、同期和AのクロックCLKAに同期して、バッファメモリ(5)に書き込まれる。また、同期網BのクロックCLKBに同期して、バッファメモリ(5)からデータDTA2として読み出される。そして、網終端装置(4)の網送信器(6)は、データDTA2を同期網Bに送信する。

ここで、同期網A、Bは互いに独立した網であるので、クロックCLKA≠クロックCLKBである。そこで、バッファメモリ(5)は、クロックCLKA及びクロックCLKBのクロック差によるデータスリップを吸収するために使用されている。

なお、網送信器(3)、バッファメモリ(7)及び 網受信器(8)の動作については、逆方向のデータ の流れ(周期網B→同期網A)以外は上述した動作

り上記網受信器から上記データを入力し第2の同期網の第2のクロックにより上記データを出力するパッファメモリ。

(iii). このバッファメモリにおける上記データの蓄積量を検出するデータ蓄積量検出回路。

[作用]

この発明においては、データ蓄積量検出回路に よって、バッファメモリにおけるデータの蓄積量 が検出される。

そして、網送信器によって、上記データの蓄積 量に基づいて第1のクロックと第2のクロックと のクロック差を制御し第2の同期網へ上記データ が送信される。

[実施例]

実施例の構成を第1図を参照しながら説明する。 第1図は、この発明の一実施例を示すブロック図

と同じである。

[発明が解決しようとする課題]

上述したような従来の期間接続装置では、クローク差によるパッファメモリのデータ装置量がパップァメモリの容量を超えると、データの欠落を生じるので、パッファメモリの容量を大きくしなけずればならず、そうするとデータ辞費量が増加した場合にはデータ伝送の遅延時間が大きくなる等の問題点があった。

この発明は、上述した問題点を解決するためになされたもので、同期網の伝送速度を特系列に可変でき、バッファメモリの容量を小さくでき、かつ特度の高い装置を安価に提供できる網間接続装置を得ることを目的とする。

[課題を解決するための手段]

この発明に係る網間接続装置は、以下に述べるような手段を備えたものである。

(i)、第1の同期額からデータを受信する調要信器。

(ii)、上記第1の同期額の第1のクロックによ

であり、(1)~(3)、(5)、(7)及び(8)は上記 従来装置のものと全く同一である。

第1図において、(4A)は網終端装置であって、この実施例では網終端装置(1)の網受信器(2)に接続されたバッファメモリ(5)、このバッファメモリ(5)に接続された網送信器(6A)、入力圏がバッファメモリ(5)に接続されかつ出力圏が網送信器(6A)に接続されたデータ蓄積量検出回路(9)、網終端装置(1)の網送信器(3)に接続されたバッファメモリ(7)及びこのバッファメモリ(7)に接続された網受信器(8)から構成されている。

第2図は、第1図の網送信器(6A)を詳細に示す ブロック図である。

第 2 図において、網送信器(6A)は、(61)、(62)、 (63)及び(64)から構成されている。

ここで、(61)はバッファメモリ(5)及びデータ 蓄積量検出回路(9)に接続された速度変換・多重 化部、(62)はこの速度変換・多重化部(61)に接続 された多重化回路、(63)は入力側がデータ蓄積量 検出回路(9)に接続されかつ出力側が多重化回路 I I MICHONE CONT

(62)に接続された伝送速度制御回路、(64)は入力 頭がデータ蓄積量検出回路(9)に接続されかつ出 力側がパッファメモリ(5)及び速度変換・多重化 部(61)に接続された個クロック分周・PLL回路で ある.

なお、多重化回路(62)の出力側はデータ線で同 期網Bに接続され、速度変換・多重化部(61)、伝 送速度制御回路(63)及び網クロック分周・PLL回 路(64)の入力調はクロック線で同期網Bに接続さ れている。

つぎに、上述した実施例の動作を第2図及び第 3 図(a)~(f)を参照しながら説明する。第3図(a) ~ (f)は、データ及びクロックの内容を示す説明 図である.

第3図において、(a)図は同期網Aからバッファ メモリ(5)へ書き込まれるデータDTA1、(b)図は 同期網AのクロックCLKA、(e)図はバッファメモ リ(5)から同期網Bへ読み出されるデータDTA2、 (d)図は同期網Bのクロック CLKBが 位相制御され たクロックCLKC、及び(e)図は同期網Bの伝送フ

アドレス情報ADRにより監視し、ある設定範囲を 超えた場合に、伝送速度制御信号CSを速度変換・ 多重化部(61)、伝送速度制御回路(63)及び網クロッ ク分周・PLL回路(64)に出力する。

速度变换,多重化部(61)は、伝送速度制御侵号 CSに基づいてデータのビット数を制御する。この 場合は、速度制御を状態(C:有効ビット9)に変 換し、ビット数を増やす。すなわち、データ伝送 速度が9/8倍になる、

伝送速度制御回路(63)は、伝送速度制御信号CS をコード化した速度制御ビットを多重化回路(62) に出力する。

調クロック分周・PLL回路(64)は、伝送速度制 御信号 CSに基づいて同期期 B のクロック CLKBの分 周クロックを位相制御し、クロックCLKCとしてバッ ファメモリ(5)及び速度変換・多低化部(61)に出 力する。この場合、クロック CLKCの 速度は、クロッ クCLKBの9/8倍になる。

この結果、同期網BのクロックCLKCの速度が同

レーム中に割り当てられた当該チャネルのデータ DTA3のピット構成を示す。(1)図は当該チャネル のデータDTAJの詳細なピット構成を示し、(d。)、 (d.)を速度制御ビット、(d.)~(d.,)をデークビッ トとする12ピットが削り当てられた例を示す。 なお、データビットは、速度制御ビットの組み合 わせに応じて有効ビット、無効ビットが設定され る。また、データDTA3は、有効ビットのタイムス ロットのみ多重化されて伝送され、速度制御には 4つの状態が存在する。

始めに、網送信器(6A)は、速度制御の状態(B: 有効ビット8)で動作しているものとする。この 状態(B)において、同期網AのクロックCLKAの速 度が同期網BのクロックCLKBの速度より大きいと すると、バッファメモリ(5)にはデータDTA1が蓄 積されていく。

データ蓄積量検出回路(9)は、クロックCLXAと クロック CLKCとのクロック 差が バッファメモリ (5)のデータ蓄積量の変化として現れてくるので、 バッファメモリ(5)のデータ薔薇量を雪込・流出

ファメモリ(ラ)のデータ蓄積量は次第に減少する。 その後、データ蓄積量がある設定範囲より減少す ると、網クロック分周・PLL回路 (64)は、同期網 Bのクロック CLKCの速度を制御し、網送信器 (6A) は、速度制御の状態(B)に戻る。

このように、網送信器(6A)は、同期網Bのデー 夕伝送速度を可変制御することにより、パッファ メモリ(5)内のデータ蓄積量が、ある設定範囲に 収まるように制御することができる。また、速度 制 御 の 状 態 (A:有 効 ピット 7)及 び (D:有 効 ビッ ト10)は、状態(B)及び(C)においてバッファ メモリ(5)内のデータ蓄積量がある設定範囲収ま らない場合に使用する。

なお、上記実施例では速度制御の各状態毎にデ ータのピット数を1ピットづつ変化したものを示 したが、数ピットづつ変化したものでも同様の動 作を期待できる。

また、上記実施例では速度制御の状態を4つの 場合について示したが、クロック差の変動に応じ 期網 A のクロック CLKAの速度より大きければ、バッ て状態の数を適当に選択しても所期の目的を達成 し得ることはいうまでもない、꿹えば、プロック 差の変動が小さい場合は速度制御の状態をこつで もまい.

ところで上記説明では、しチャネルに利用する 均合について述べたが、 複数キャネルにも利用で きることはいうまでもない。

この発明は、以上説明したとおり、落しの同期 調からデータを受信する調受信器と、上記第1の 同期網の第1のクロックにより上記網受信器から 上記データを入力し第2の同期期の第2のクロッ クにより上記データを出力するバッファメモリと. このバッファメモリにおける上記データの蓄積量 を検出するデータ蓄積量検出国路と、上記データ の蓄積量に基づいて上記第1のクロックと第2の クロックとのクロック 差を糾弾し上記第2の同期 網へ上記データを送信する網送信器とを備えたの で、周期網の伝送速度を時系列に可変でき、バッ・『(9)- …。データ蓄積量検出回路である。 ファメモリの容量を小さくでき、かつ符度の高い 装置を安価に提供できるという効果を奏する。

*4. 図面の簡単な説明


第1 図はこの発明の一実施例を示すプロック図、 第2回は第1回の網送信器の詳細を示すプロック 図、第3図(a)~(f)はデータ及びプロックの内容 を示す説明図、事4図は従来の期間接続装置を示 すブロック図、第3図は従来の期間接続装置を使 用した同期網A、Bの接続状態を示す環路図であ る.

図において、


- 捆終渴装置. (1) ...
- 祖受信器, (2)
- 網送信器、 (3) ...
- 網終端装置、 (41)
- バッファメモリ、 (5)
- (6A) 網送信器、
- バッファメモリ、 (7) ...
- 網受信器、 (3) ...

なお、各図中、同一符号は周一、又は祖当部分 を示す。

第 1 図



2 図



g: デ-9蓄積量検士回路

62: 多重化回路

67: 伝送速度制御回路

FA: 網20~2分間·PLL回路

赛 3 图

